UNIFATEA
Centro Universitário Teresa D'Ávila

PLANO DE AULA DE ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

Aula teste sobre CPU ULA registradores e Unidade de Controle

Proposta para a banca examinadora da Unifatea, baseada na apresentação fornecida pela docente. A aula acompanha uma instrução de soma em um núcleo simplificado e relaciona cada etapa às funções dos componentes internos da CPU.

1 Identificação

Instituição: Unifatea

Docente: Prof.ª Giulianie Aparecida Machado Ferreira

Componente curricular: Arquitetura e Organização de Computadores

Tema: Unidade Central de Processamento, Unidade Lógico-Aritmética, registradores e Unidade de Controle

Público previsto: Estudantes do ensino superior em formação inicial na área de tecnologia

Duração e modalidade: 15 minutos de aula presencial demonstrativa

Data prevista: 22 de outubro de 2026

Curso e turma: A definir conforme organização da instituição

2 Conhecimentos prévios

Reconhecimento básico de hardware e software, noção de programa e operações aritméticas simples. Não se exige conhecimento prévio de linguagem Assembly; a instrução utilizada será explicada como convenção didática.

3 Objetivo geral

Compreender como a CPU executa uma instrução de soma, identificando a cooperação entre ULA, registradores e Unidade de Controle e sua relação com o sistema de memória.

4 Objetivos específicos

- Distinguir arquitetura de organização de computadores em nível introdutório.
- Localizar memória e componentes da CPU no esquema simplificado e reconhecer as imagens físicas apresentadas.
- Explicar as funções da ULA, dos registradores e da Unidade de Controle.

- Identificar o papel de PC e RI e descrever busca, decodificação, execução e gravação no exemplo.
- Interpretar ADD R3, R1, R2 e prever o estado final dos registradores.

5 Conteúdos

Conceituais: arquitetura e organização; CPU e núcleo; ULA; registradores de dados e de controle; PC e RI; instruções e operandos; sinais de controle; ciclo de uma instrução.

Procedimentais: leitura do esquema de blocos; identificação de componentes em uma imagem interna do chip; acompanhamento de valores em registradores; interpretação de uma instrução didática de soma.

Atitudinais: atenção à precisão dos termos, participação na formulação de hipóteses e compreensão de que modelos simplificados representam aspectos selecionados do hardware.

6 Metodologia

Exposição dialogada com esquemas visuais e resolução guiada de um exemplo. A docente parte da pergunta "O que acontece dentro do processador quando somamos dois valores?", apresenta a foto externa e o leiaute interno de um chip e relaciona as imagens ao esquema funcional.

A participação ocorre por previsão de resultados e perguntas dirigidas. A soma é acompanhada passo a passo, destacando a diferença entre realizar uma operação e coordenar sua execução. A imagem histórica é utilizada brevemente, sem explorar todos os rótulos ou detalhes físicos.

7 Desenvolvimento e distribuição do tempo

Etapa	Ação didática	Apoio
Contexto	Apresentar objetivo, pergunta inicial e distinção entre arquitetura e organização.	Slides 1 e 2
CPU e esquema	Mostrar foto externa, imagem interna e relações entre memória, núcleo, ULA, registradores e UC.	Slides 3 a 5
Componentes	Explicar ULA, registradores, PC, RI e UC. Solicitar que os estudantes identifiquem quem calcula e quem coordena.	Slides 6 a 9
Ciclo	Relacionar busca, decodificação, execução e gravação ao modelo de soma.	Slide 10
Exemplo	Interpretar ADD R3, R1, R2; acompanhar os valores 5 e 3, o resultado 8 e a atualização de PC no modelo.	Slides 11 a 13

Etapa	Ação didática	Apoio
Aplicação	Propor novo estado inicial, recolher respostas orais e oferecer devolutiva.	Atividade oral
Síntese	Retomar funções dos componentes, confirmar o objetivo e indicar as referências.	Slide final

8 Atividade e respostas esperadas

Situação: considere a instrução ADD R3, R1, R2 e o estado inicial R1 = 9, R2 = 4 e R3 = 0. Nesta convenção, o primeiro operando indica o destino.

- Qual será o valor final de R3? Resposta esperada: 13; R1 e R2 permanecem com 9 e 4.
- Quem realiza a soma e quem coordena a escrita? Resposta esperada: a ULA realiza a soma e a Unidade de Controle coordena a escrita.
- Onde o resultado permanece neste modelo? Resposta esperada: no registrador R3.
- Qual a função de PC e RI? Resposta esperada: PC indica o endereço da próxima instrução a buscar; RI mantém a instrução em processamento no modelo.

9 Avaliação da aprendizagem

Avaliação diagnóstica e formativa, sem atribuição de nota na aula teste. Instrumentos: pergunta inicial, leitura orientada do esquema, previsão do resultado e respostas orais à atividade.

Critérios de êxito: identificar corretamente as funções de ULA, UC e registradores; prever R3 = 13; explicar o caminho dos operandos e do resultado; distinguir instrução de dado e PC de RI. Em caso de dúvida, a docente retoma o esquema e solicita nova explicação pelo estudante.

10 Recursos e cuidados conceituais

Notebook, projetor ou tela, apresentação em PowerPoint e quadro ou folha de apoio. Os slides e as imagens devem estar disponíveis localmente; a aula não depende de internet. Em caso de falha na projeção, desenhar o esquema básico e registrar R1, R2 e R3 no quadro.

Delimitação do modelo: a instrução e a convenção são fictícias; PC passa de 100 para 101 porque se assume uma posição por instrução. Esse incremento não é universal. A sequência apresentada descreve a soma; outras instruções podem utilizar caminhos diferentes. O resultado não é automaticamente gravado na RAM.

ULA, registradores e UC são circuitos integrados ao núcleo. A imagem histórica do ARM1 não representa o leiaute de todos os processadores. Caches, paralelismo e execução em pipeline ficam como aprofundamento posterior.

11 Acessibilidade e continuidade

Utilizar fontes legíveis, contraste elevado e descrição oral dos esquemas. Nomear os caminhos além de usar cores e traduzir os rótulos em inglês. Aceitar explicações orais ou escritas. Como continuidade, explorar memória cache, múltiplos núcleos e instruções de acesso à memória.

12 Referências

Material base: Aula_Teste_CPU_Unifatea_Atualizada(1).pptx, apresentação fornecida pela docente, 14 slides.

STALLINGS, William. Arquitetura e organização de computadores. 10. ed. São Paulo: Pearson Education do Brasil, 2017.

TANENBAUM, Andrew S.; AUSTIN, Todd. Organização estruturada de computadores. 6. ed. São Paulo: Pearson Prentice Hall, 2013.

MASSACHUSETTS INSTITUTE OF TECHNOLOGY. MPU. MAS.865, 2018. Disponível em: https://fab.cba.mit.edu/classes/865.18/computing/mpu/. Acesso em: 22 out. 2026.

STALLINGS, William. **Arquitetura e organização de computadores**. 10. ed. São Paulo: Pearson Education do Brasil, 2017. Pearson

TANENBAUM, Andrew S.; AUSTIN, Todd. **Organização estruturada de computadores**. 6. ed. São Paulo: Pearson Prentice Hall, 2013. biblioteca.ifrj.edu.br

MASSACHUSETTS INSTITUTE OF TECHNOLOGY. **MPU**. MAS.865: How to Make Something that Makes (almost) Anything, 2018. Disponível em: https://fab.cba.mit.edu/classes/865.18/computing/mpu/. Acesso em: 22 out. 2026.